众说周知，栅极驱动电路的设计对 MOSFET 功率器件尤为重要，既要保证功率器件的可靠性，又要充分发挥器件的性能，满足 EMC 和效率等指标要求。图 1 展示栅极驱动等效电路，该电路由驱动电路、寄生电感、寄生电阻、寄生电 容、外部驱动电阻和功率器件 MOSFET 组成，ROH 和 ROL为驱动电路的导通电阻，LS是栅极驱动 PCB 走线和芯片内部引 线及 MOS 管脚形成的总电感，RGATE 为外部栅极驱动电阻，CGS、CGD和 CDS为 MOSFET 寄生电容。适当的外部栅极驱动 电阻设计可以有效地限制环路中的噪声和振铃。如果外部栅极电阻设计不当，输出电压过冲、开关损耗、高的 dv/dt 和 di/dt 和体二极管反向恢复都可能导致功率器件损坏。一般情况，MOSFET 产品手册会直接提供 Ciss（CGS+CGD）输入 电容、Coss（CDS+CGD）输出电容以及 Crss（CGD）米勒电容寄生参数。
图 1 栅极驱动等效电路
2 MOSFET 开通与关断过程
如下图 2 所示，MOSFET 的开通过程分为以下四个阶段：
①第一阶段，器件的输入电容从 0V 充电到 Vth。在此期间，大部分栅极电流对 CGS充电，小部分电流也会流过 CGD。 随着栅极电压升高，CGD 上电压会轻微地下降。这个阶段被称为开通延时，因此，漏极电流和漏-源电压均保持不变。
②第二阶段，栅极电压从 Vth 到达 VGS, Miller，IDS 电流与栅极电压成比例，此时 MOS 工作在恒流区。和第一阶段一样， IG 电流同时流入 CGS 和 CGD电容，栅极电压继续上升。在输出端，漏极电流上升，同时漏极电压保持之前电压（VDS, off）基本不变，但是实际情况下存在寄生电感，会产生压降，漏极电压会轻微地下降。
③第三阶段，栅极已经充到足够高的电压(Vgs, Miller)，大部分的栅极电流被转移到 CGD电容，以实现漏-源极间电压的快速变化（下降到接近 0V）。漏极电流受外部电路限制，基本保持不变。
④第四阶段，栅极电压从 Miller 平台增长到最终值 VGS，VGS电压决定了器件导通电流通道宽度以及导通电阻。故，此阶段保持对 CGS和 CGD电容的充电，使得栅极电压达到 VCC。当这些电容被充电时，漏极电流仍然保持不变，因为器件的导通电阻下降，漏-源极电压会轻微下降。
图 2 MOSFET 的开通过程
如下图 3 所示，MOSFET 的关断过程同样也分四个阶段，关断过程基本上和开通过程相反：
①第一阶段，称关断延时，器件的输入电容从 VCC 放电到 Miller 平台电位。这时栅极电流由 CGS+CGD电容提供。随着 VGS 电压降低，器件的漏-源极电压略有上升，漏极的电流保持不变。
②第二阶段，对应着栅极电压波形的 Miller 平台阶段，栅极电流等于 CGD 充电电流，因此 VGS, Miller 电压保持不变。漏源电压从 Id*Rds(on)上升到最终值 VDS, off。
③第三阶段，栅极电压继续从 VGS, Miller 下降至 Vth。绝大部分栅极电流来自 CGS电容，因为 CGD电容实际上在上一阶段 已经充满电。漏极电压在 VDS, off 保持稳定。漏极电流下降到接近 0。
④第四阶段，栅极电压从 Vth 下降直到 0V 为止。与第三阶段类似，栅极电流的大部分由 CGS电容提供，漏极电流和漏 极电压保持不变.
图 3 MOSFET 的关断过程
3 栅极驱动等效谐振电路
对带寄生参数驱动电路可以用二阶 RLC 串联电路来进行建模，简化的模型如图 4 所示，其中 Req 为等效的栅极总电 阻，Leq 环路中总寄生电感，Ceq 为 MOSFET 的输入电容，即 CGS与 CGD之和。其中免责声明：如果侵犯了您的权益，请联系站长，我们会及时删除侵权内容，谢谢合作！ 
下一主题
