|
作者简介：
张帅（1983-）男，满族，辽宁葫芦岛人，硕士研究生，高级工程师 ，主要从事模拟集成电路设计工作。
杜亚飞（1993-）女，汉族，河北石家庄人，硕士研究生，工程师，主要研究方向为光束整形，复振幅调控技术，调控光场振幅和相位。
杨文伟（1974-）男，汉族，江苏无锡人，博士研究生，研究方向为5G无线通信与硅光通信技术。
（本文已刊发于《中国集成电路》2023年8月刊。）
基金项目：国家重点研发计划资助项目“无源光网络中的25G/100G混合光子集成芯片及模块”（2018YFB2201400）
摘要
随着集成电路设计技术及其应用发展，我国在低压、低功能模拟集成电路的设计和应用方面取得了较好的成绩。但是，由于多种因素的限制，现阶段我国低压低功耗模拟集成电路设计与国际先进水平相比仍存在较大差距。基于此，本文对低压低功率模拟集成电路设计特点展开分析，并对低压低功耗模拟集成电路设计的未来发展进行简要描述，以期在国产替代中可以更好地应用于我国各行各业的目的。目前，我国CMOS工艺水平不断提高，随着芯片应用频率的逐渐提高，低压低功耗集成电路设计的选择成为当前关注的焦点，尤其是CMOS技术的应用效果更为重要。
01
模拟集成电路设计的特点
由于数字集成电路（DIC）标准单元库的出现，使得IC的开发工作变得简单，因此，建立模拟集成电路对应的规范单元库能否达到如同DIC以流程为基础的通用设计目的这一问题，自然被提出。但是，由于模拟集成电路的设计需要的因素远多于在DIC的设计中所要考量的问题，所以要确定并实施所需要的统一的标准件非常的困难，主要表现在两大方面：一是由于参数的影响，模拟集成电路的性能很难达到最佳的性能。模拟集成电路的各项性能指标包括静态功耗、基准电压精度、基准电压温度因子以及供电功率；电压波动抑制能力，电源电压允许波动范围，参考稳态稳压的持续时间；线性调整率，负载调整率，噪声参数等。二是在实际的系统中，并不能确保各项性能参数均处于最佳状态，而仅针对某些特定的性能参数进行合理的优化。
举例来说，一种基准电源的各项性能指标均满足规范要求，而在某一特定区域中，仅有几种指数是最佳的，该指数的参数可以作为基准的温度因子；所以，考虑到该电路的整体造价最优，所以有必要对模拟集成电路的性能和参数进行全面的研究，以便做出正确的选取。仿真电路的拓扑描述很难对其进行归纳和简化。
对于DIC，它仅对1和0进行运算，从而能够按照函数的要求对各种常见的逻辑元件进行抽象的描述，很容易根据需要抽象出设计思想，以简明程序逻辑。相比DIC，模拟集成电路设计的主要特点有：
首先，由于模拟集成电路的输入变量太多，难以形成一套简单而高效的设计程序，因此，仅从特定的输出需求和特定的操作过程中，就难以对其进行概括性的说明；更别提从头再来了。
另外，在模拟集成电路中，其功能建模与基础电路的模拟与设计十分繁琐，所要考量的问题要远远超过DIC的设计，因此必须要进行详细的仿真。许多情况下，集成电路的设计者要认真地选取和设计自己的电路，并依据设计者的经验和本能，对其进行模拟和参数修正。在此基础上，有关人士可以根据自身的经验和本能对电路进行设计，并对模拟的效果进行分析，当电路的各项性能达到预期水平时，手工绘出产品的版面。
尤其是，模拟集成电路对干扰信号十分灵敏，因此，要进行有效的抗干扰性的研究。在数字集成电路中，采用1、0两个输入参数即可达到诸如容许等性能要求，所以它的抗干扰性很好。然而，对于一个模拟电路来说，被加工的输入讯号一般为一个持续的、光滑的模态讯号，所以很可能会把系统的外界或内部的扰动讯号与讯号混杂并积累起来；何况这种干扰信号的频率要高于模拟信号，而对信号的灵敏度要高。干扰源串音通路主要有公用电源线、公用地线、裸片隔离井内的二极体；芯片基板与绝缘氧化物间存在着一个耦合的寄生电容，使得模拟电路可以达到最大限度地减小芯片区域。除此以外，要认真地设计匹配元件的对称性，还要认真地研究电路互联时产生的寄生效应，并要注意温度漂移、偏置变化、工艺变化和其他有关的杂散效应[1]。
02
模拟电路功耗限制
今天，低功耗已成为模拟电路设计过程中非常重要的目标，但在模拟信号处理中，一些噪声能量决定了模拟电路的功耗，因此保证信噪比在一定范围内，对于有用的信号能量，必须大于给定的噪声能量。其中，模拟电路功耗限制的主要表现及其对策：
选择电子设备通常是为了减少电池的使用，而用电池提供动力的装置则是为了减少电力供应的压力。模拟电路功耗分为静态功耗和动态功耗。静态功耗在没有发生翻转活动时消耗的功率，这部分功耗主要来自于栅极漏电和亚阈值电流，静态功耗可能因输入引脚中的电压而异。动态功耗是电路发生翻转时消耗的功耗。对于静态电路，动态功耗通常占总功耗的绝大部分。这种功耗可进一步分为两类：（1）开关功耗，由于单元驱动的外部电容性负载的充电和放电而消耗的能量/功率。（2）内部功耗，由于开关过程中发生的短路情况以及单元本身内部电容的充电/放电，内部能量以脉冲形式耗散。在采用数字模拟混合线路时，其特点是易于实现，在电力系统的设计中具有较大的优越性，模拟电路可以通过上述原理控制电源电压。
如果工作电压过低，很容易造成晶体管的击穿和限制导通，一些已经应用的技术，如开关电容电路，不再适用于当前的发展。为解决上述问题，应用耦合晶体管技术来避免信道的调制效应受限制，借助SOI器件在一定程度上降低漏电流的晶体硅器件，采用弱反型区/亚阈值区工作电路在功率消耗和线路区域的最优平衡中寻找出一个最优的平衡；衬底驱动电路具有类似于开关的控制电流功能，降低仿真电路的动态幅度，以电流模式电路判断电路的作用。电源电压的降低会影响电路匹配，因此无法保证电路的精度，对模拟电路的设计过程提出更好的要求[2]。
03
低压低功耗设计
3.1基本限制设计
在21世纪前半叶，集成电路产业仍将以尺寸不断缩小的CMOS结构技术为主流。为了继续保持IC特征尺寸的持续缩小，芯片密度和工作频率的相应增加，同时降低器件的功耗，需要对MOS器件的结构和模型进行更好的改进。低电压低功耗对决定电子设备的电路功耗起着至关重要的影响。在模拟集成电路设计中，要实现低电压低功耗，必须要从芯片优化入手；其中，对于模拟电路来说，运放是关键模块，也是一种较为常用的电子设备的关键部件。应该看到，若电源的电压下降而对应的门限无法同时下降，则运放的功率放大器将会出现不同程度的改变，这在共模输入与动态功率的振幅上表现出来，且其数值逐渐减小。电路结构非常简洁，适合低压运行和小功率运行。
3.2组合晶体管工艺
社会对集成电路低功耗的要求越来越高，集成电路电子设备的加工规模不断缩小。应该看到，组合晶体管具有两大特点：一是其工作原理由于栅极悬空，与地端没有任何直流通路，故而形成了存储单元的等效浮栅结构,且不需要额外的浮栅工艺。二是擦除晶体管与耦合晶体管均连接成电容形式，因此，模块可等效电容远大于电容及编程晶体管的栅极寄生电容。然而，在普通的数码线路中，比例放大性能通常很好，而模拟电路器件的情况下，由于集成电路电子设备的大小是确定的，所以当信道的宽度最短时，就会受到信道的调制效应的限制，晶体管特性就会受到限制，因此必须应用耦合晶体管技术来避免上述情况，以此来避免晶体管受限，接触信道的调制效应限制。
3.3 SOI技术
SOI（SiliconOnInsulator）材料结构主要由上层硅、下层硅基板和二氧化硅中间绝缘层构成。硅片的最上层的厚度是比较稳定的，一般是数百纳米的结构。与普通的晶体硅MOS（Metal-Oxide-Semiconductor）结构比较，SOIMOS结构的优势和性能，主要体现在以下方面。第一，SOI由于其漏电流的区域较少，因此其容量也相对较低，同时其最大容量、栅极及二氧化硅埋藏的容量也远小于一般的电容。在一定程度上降低了电容器功耗。这是因为在电平方面，通过对板级的泄漏进行抑制，使设备的功率消耗得以减少。第二，借助SOI器件，可以在电路中选择合适的电压，最好是低于体硅器件的电压，在降低电源电压的同时，可以在一定程度上降低漏电流的晶体硅器件[3]。
3.4弱反型区/亚阈值区工作电路
对于模拟集成电路设计来说，MOS管工作于强反型区，功率消耗较大。要想在功率消耗和线路区域的最优平衡中寻找出一个最优的平衡，就必须探讨在非常规工作环境中工作的可能性。在一个简单的MOS晶体管的解析模式中，可以假设当栅极与源极间电压（VGS）下降到阈值电压（VT）时，则没有漏极电流流动并且晶体管关闭。经证实，当VGS≤VT时，MOS结构中还有一个弱反型层，ID并不是无限小，但也证实了ID与VGS具有指数关系。这种效应称为“亚阈值传导”，表示为：
（1）
式中，ID为亚阈值，q为有理数集，n为物质的量，K为波尔兹曼常数，T为通过电流量。当VGS=VTH时，一个“弱”的反型层仍然存在，并有一些源漏电流，甚至当VGSTH时，ID也并非是无限小,而是与VGS呈指数关系，这种效应叫亚阈值导电效应。对上述式求导，可得：
（2）
式中，gm为亚阈值导电效应求导系数，因为反型层的出现本质上是个载流子的热运动过程，这一过程是不能突变的，只能是随时间的逐渐积累，当积累到一定程度认为器件”导通”，但不能认为在达到“阈值”之间器件是完全关断的。可见，交流电压与泄漏电压之间存在着一种线性的关系，而不依赖于元件的大小。
上述特征表明，MOSFET在弱反型区/亚阈值区的gm工作状况与ID反型区存在明显差异。在MOSFET中，弱反型区的跨导数与BJT（Bipolar Junction Transistor）的反型区类似，但与二极型晶体管（BJT）具有相同的跨导数。因此，使用工作在阈值以下的MOS晶体管可以很容易地形成各种模拟IC。实际上，因为器件的输出电阻不会是无穷大的，因此漏电压和漏电流之间存在一定的相关性。可以用与强反演模式相似的方法调节泄漏电流，具体式子如式（3）。
（3）
式中，r0为泄漏电流，
是通道长度L的函数。只有在ID一定的情况下，r0只于
有关，单级放大器的增益gmr0是由
完全控制的。应该看到，由于MOS晶体管工作在弱反型区，其漏极电流可以降低到100mV，所以在较小的供电压力下（甚至采用模拟电路设计中有种经典结构：渥尔曼电路，即Cascode构造，这是电路设计、IC设计中非常常用的结构，具有优良的频率特性）也能达到充分的电压振荡。因而，该设备尤其适用于低压环境，因此具有非常低的功耗，这使得它能够被广泛地应用在诸如生物医药等要求低压和低功率消耗的场合中。
然而，在低门限回路的工作效率将受到限制。其原因在于：首先，它具有低的频域特性和低的频域特性。其次，漏极、源极结、隔离环与基板的漏极与低临界工况的漏极电流比较起来，在一定的功率消耗情况下，会对系统的增益产生不利的作用。同样，当
时功耗出现问题，
，电路的线性化使VDS出现不利情况。另外，由于其在低门限工况下的平均电流非常小，故不宜应用于高容量的电路。所有这些都限制了它们在电路设计中的应用。在CMOS电路中，不管是在逆向或正向的极端条件下，MOS器件都难以在频率响应、功耗和芯片的区域中找到最优的平衡。
3.5衬底驱动电路
衬底驱动技术的原理是：在栅极和源极之间加上足够大的固定电压，以形成反型层，输入信号加在衬底和源极之间，这样阈值电压就可以减小或从信号通路上得以避开。低压低功率是当今集成电路设计的主要问题之一，它的主要作用是降低了仿真电路的动态幅度。因为当电源的电压下降时，门限电压下降，则对系统的动态范围的作用减小。但是，在目前的主流CMOS技术中，大多数输入门限电压仍维持在0.75V，其中，电源电压从90年代早期的3.5伏到现在的1.5伏。其目的在于满足集成电路的设计需求。
基此，将存在如下问题：首先，当临界电流几乎为于零时，电流将流过处于关断状态的MOS器件。这种微小的漏电与整个系统中的总的三极管（几百万甚至更多）相乘，也会造成明显的功率消耗。其次，MOS晶体管在逻辑上的最优门限值应该是供电电压的二分之一，以达到最大的噪声容忍。对于1.5V的低功耗线路，门限值为0.75 V，可获得最大的噪声裕量。因为在包含SOC在内的数模混合电路及系统中，模拟IC与数位IC均使用CMOS制程，因此，制程上的兼容需求会使模数IC面对供电电压下降及门限电压改变[4]。
针对上述问题，为了实现低电压低功率，可以从一个较低的门限电压入手。在特定的制程中，基板的偏压是决定临界电压的重要因素。例如：以N型掺杂半导体作为源漏的NMOS管为例，其具有公式（4）的关系式：
（4）
其中，
和
是NMOS管内的一个临界电压，
是一个体效系数，
是费米能量，VSB是源极逆向偏压。由上述公式可知，在NMOS管基板的基板电压上升或基板电压下降时，VSB与Vt存在着直接的调制效应，有助于低电压的线路操作。若电源与基板的偏压太高，就不能忽视BJT对器件的作用，而把寄生电流施加到某一特定的数值，就可以对管的VSB进行调节。由于ID是Vt的函数，具有类似于开关的控制电流功能。因而ID必然成为VSB的函数，可以将基板视为一种控制（输入）终端。在本例中，衬底也被称为底栅。
3.6电流模式电路
电流模式电路具有频带宽、转换速率高、能量消耗低、高频性能好等优点，这些优点对VLSI模拟信号处理技术的实现具有巨大的吸引力。在电子线路特别是仿真电路中，一般采用是以电压信号或电流信号的传输方式来进行信号的加工，从而判断出电路的作用。然而，在集成电路的发展过程中，电压型模式电路所存在的缺陷也日益突出。设计可充分利用电压模式电路的成果，将经典电压模式电路直接转换成电流模式，为电流模式电路的研究提供快捷。具体表现：首先，CMOS工作电压持续下降，而门限电压维持恒定，使其动态范围受到很大的制约；连线路的函数都不能完成。其次，由于所处理的讯号频段的增加，使得电压型回路的内在缺陷，限制了它在高速、高频环境中的应用。例如，在一个电压类型的运放中，-3dB的闭环带宽与闭环增益的乘积是恒定的，随着带宽扩展到高频区，增益成比例减小，而对于大信号，输出电压的最大压摆率也非常低。通常仅为0.2至20 V/μs。非常低，通常仅为0.2至20V/μs。
04
低压低功耗模拟集成电路设计技术应用形式
4.1在弱反区域的设计形式及其方法
对于电子设计来说，为提高电子工程质量，为了减少功率消耗，必须采用高水平的低压低功率模拟集成电路设计技术，特别是低压低功率的仿真IC的研制。在低压低功率仿真IC的设计中，弱正则性（弱正则性是用Gauss-Newton迭代算法求解广义互补问题超线性收敛的一个充分而必要的条件）是一种非常重要的应用形式，在电路域中找到最稳定的平衡点，改进集成电路设计技术。另外，在采用低压低功率的模拟IC的技术时，必须综合获取相关参数，并使用切合实际的计算公式进行分析。通过对各电路参数的全面分析，使其在低功率仿真IC的应用中得到最大的利用，同时也可以从某种意义上确保参数的可靠性、稳定性和准确性[5]。
4.2在衬底电路的应用形式及其方法
在低压低功率仿真IC的设计中，融入衬底驱动电路是一个非常重要的应用形式，该技术在不断发展的过程中面临着挑战，衬底驱动MOS晶体管的原理类似于结型场效应晶体管，也就是一个耗尽型器件，它可以工作在负、零、甚至略微正偏压条件下，其余条件下的使用需要注意，由于衬底电压影响与反型层（即导电沟道）相连的耗尽层厚度，通过MOS晶体管的体效应改变衬底电压就能调制漏极电流。因此，采用低功耗低压仿真IC，必须充分认识其影响的各种因素，从而在某种意义上减小仿真的动态幅度。在实施低功率仿真IC的设计中，必须对其进行充分的理解与剖析，以尽可能地减少其动态幅度的表现。但是对于标准的IC来说，必须对其进行全面的解析与理解。一般情况下，电流可以从3.5V降低到1.5V，满足电子的要求。
此外，在低压低功率仿真IC的设计中，需要对电路的噪声进行充分控制，以在一定程度上最大限度地提高电子学的兼容性。在设计过程中电子产品的质量得到了一定程度的提高，最大限度地使衬底驱动电路设计成本得到有效控制。
05
低压低功耗集成电路未来发展
在我国快速的发展中，人民对电子电器设备的高品质、高质量越来越重视；其中，集成电路发展方向主要是向以下几个方面着力：我们首先采取措施降低电源电压并基于现有技术优化电路拓扑。确保电路在规定的临界供电范围内，降低供电电压。二是研究模拟电路的新工艺，使其与数字电路具有良好的兼容性，以降低随时间推移的漏电流。三是在数模混合电路中，减少数字电路技术的缺点，降低模拟电路工作电压及其工作速度，使其低于数字电路。四是当前，在数字线路中工作电压和工艺制程特性的线宽度还在继续减小，这与摩尔规律是一致的。但是，受各种因素的制约，使得仿真线路的特性线宽度和工作电压降低的速率大大降低。因此，数字模拟电路的工艺兼容是一个很有意义的课题。由于芯片的尺寸及供电电压的降低，使得模拟IC的设计面临许多的问题，因此，准确的元件建模成为了关键。所以，进一步深入的亚微米级的元件建模是未来的发展趋势[6]。
结语：
综上所述，本文对低压低功耗模拟集成电路设计技术及其的未来设计方向进行了展望，其中主要内容：一是通过模拟电路功耗限制，确定低压低功耗设计，二是根据基本限制设计应用耦合晶体管技术来避免信道的调制效应受限制，三是借助SOI器件在一定程度上降低漏电流的晶体硅器件，四是采用弱反型区/亚阈值区工作电路在功率消耗和线路区域的最优平衡中寻找出一个最优的平衡；五是衬底驱动电路具有类似于开关的控制电流功能，降低仿真电路的动态幅度，六是以电流模式电路判断电路的作用，研究低压低功耗模拟集成电路设计技术的应用形式。但是，尽管目前的研究热点是模拟集成电路的低电压、低功率的设计，但是还有很多工作需要进一步深入和改进。特别是有些项目与技术的关联性比较强，还没有完全成熟，还需要继续研究。
参考文献：
[1] 米启超, 赵红梅. 嵌入式微处理器芯片的低功耗设计技术研究[J]. 电子技术（上海）, 2021（1）:4.
[2] 张博文. 纳米级超大规模集成电路芯片低功耗物理设计分析[J]. 通信电源技术, 2020, 37（6）:2.
[3] 刘荣亮, 戴澜, 孙海燕. 低功耗升压芯片设计[J]. 电子世界, 2021（16）:3.
[4] 王志伟. 超低功耗集成电路技术[J]. 电子世界, 2020（7）:2.
[5] 陈光胜, 张旭, 沈力为. CMOS数字集成电路的低功耗设计[J]. 集成电路应用, 2021, 38（7）:5.
[6] 董峰. 关于超低功耗集成电路的应用分析[J]. 电子元器件与信息技术, 2020, 4（2）:3.
未经授权，不得转载
|
